1、芯片介绍 

Stratix® GX系列设备是Altera公司的第二个FPGA系列，它将高速串行收发器与可扩展高性能逻辑阵列结合在一起。Stratix GX设备包括4到20个高速收发器通道，每个通道都采用了时钟数据恢复（R）技术和嵌入式SERDES功能，数据速率为每秒3.1875吉比特（Gbps）。这些收发器按四通道发器块分组，设计用于低功耗和小芯片尺寸。Stratix GX FPGA技术基于Stratix架构，提供了一个1.5的逻辑阵列，具有无与伦比的性能、灵活性和上市时间能力。这种可扩展的高性能架构使Stratix GX设备成为高速板接口、芯片到芯片以及通信协议桥接应用的理想选择。

2、产品特性

收发器块的特点如下： 高速串行收发器通道具有 CDR，提供 500 兆每秒 (Mbps) 到 3.1875 Gbps 的全双工操作 提供 4、8、16 或 0 个高速串行收发器通道的设备，提供高达 127.5 Gbps 的全双工串行带宽  持基于收发器的协议，包括 10 吉比特以太网连接单元接口 (XAUI)、千兆以太网 (GigE 和 SONET/SDH  与 PCI Express、SMPTE 292M、光纤通道和串行 RapidIO I/O 标准 可编程差分输出电压 (VOD)、预加重和均衡设置，以提高信号完整性 由 Quartus® II 软件实现的单个发射器和接收器通道掉电功能，以在非操作期间降低功耗 可编程的收发器到 FPGA 接，支持 8、10、16 和 20 位宽的数据路径 1.5 V 假电流模式逻辑 (PCML)用于 500 Mbps 到 3.1875 Gbps 支持 LVDS、LVPECL 和 3.3 V PC 在参考时钟和接收器输入引脚上 (AC 耦合) 内置自测试 (BIST) 热插入/移除保护

模式检测器和单词对齐器支持可编程模式 8B/10B 编器/解码器执行 8 到 10 位编码和 10 到 8 位解码 速率为匹配器符合 802.3-2002 标准的千兆以太网模式和 IEEE 802-3ae 标准的 XUI 模式 通道绑定符合 IEEE 802.3ae（仅适用于 XAUI 模式） 设备可以旁路一些发器块功能，如果需要的话 FPGA 特点如下： 10,570 到 41,250 个逻辑（LEs）；见表 1 最多 3,423,744 位 RAM（427,96 字节），在不减少逻辑资源的情况下可用 三重矩阵™ 内存由三种 RAM 块大小组成，以实现真正的双端口内存先进先出（FIFO）缓冲器 每个设备区域最多有 16 个全局时钟网络，每个设备区域最多有 2 个区域时钟网络 高速 DSP 块提供乘法器（速度超过 300 MHz）、乘累加函数和有限脉响应（FIR）滤波器的专用实现  每个设备最多有八个通用相位锁定环（四个增强型 PLL 和四个快速 PLL），扩频、可编程带宽、时钟切换、实时 PLL 重新配置以及高级乘法和相位偏移 支持多种单端差分 I/O 标准 最多支持 45 个通道的高速源同步差分 I/O，以实现 1-Gbps 性 支持源同步总线标准，包括 10-Gigabit 以太网 XSBI、并行 RapidIO、UTOPIA IV网络数据包流接口（NPSI）、HyperTransportTM 技术、SPI-4 Phase 2（POS-PHY Level 4）和 SFI- 支持高速外部存储器，包括零总线反转（ZBT）SRAM、四倍数据率（QDR 和 QDRIISRAM、双倍数据率（DDR）SDRAM、DDR 快速周期 RAM（FCRAM）和单倍数据率（SDR）SDRAM 支持多个 Altera® MegaCore® 函数和 Altera Megafunction Partners Program（AMPPSM）函数 支持远程配置更新