1、芯片介绍

ispLSI 5000VE系列在系统可编程高密度逻辑器件基于32个已注册宏单元的通用块（GLB）和单个全局布线池（GRP）结构，该结构连接着GLB。GLB的输出驱动GLB之间的全局布线池GRP）。切换资源被提供，以允许全局布线池中的信号驱动设备中的任何或所有GLB。这种机制允许在整个设备中进行快速、高效的。每个GLB包含32个宏单元和160个逻辑乘积项和三个额外的控制乘积项的完全填充的可编程与阵列。GLB全局布线池中获取68个输入，这些输入对于每个乘积项都是可用且可互补的。160个乘积项被分为32，每组五个，并发送到乘积项共享阵列（PTSA）中，该阵列允许单个函数最多共享35个乘积项。或者对于五个乘积项或更少的函数，PTSA可以绕过。三个额外的乘积项用于共享控制：复位、时钟、时钟使能和输出使。

2、产品特性

第二代SuperWIDE高密度 片上可编程逻辑器件 3.3V电源 用户可选3.3/2.5V 1/0 6000个PLD门/128个宏单元 96个I/O引脚可用 18个寄存器 高速全局互联 SuperWIDE通用逻辑块（32个宏单元），用于 最佳性能 SuperWiDE输入门控（8个输入），用于快速 计数器、状态机、地址译码器等 与标准5V TTL设备接口 高性能E2CMOS技术fmax=180 MHz 最大工作频率 tpd= 5.0 ns 传播延迟 TTL/3.3V/2.5V兼容阈值和 输出电平 可电擦除和重新编程 非易失性 可编程速度/功率逻辑路径优化

片上可编程 提高良率，减少上市时间，和改进产品质量 重新编程焊接设备以加快调试 100%符合IEEE 1149.1边界扫描测试 .3V片上可编程 架构特点 增强的引脚锁定架构，具有单级全局布线池和SuperVIDE GLBS 环绕产品项共享列支持每个宏单元高达35个产品项 宏单元支持并发组合和注册功能 宏单元寄存器具有多种控制选项，包括设置、重置时钟使能 四个专用时钟输入引脚，加上宏单元 产品项时钟 可编程I/O支持可编程总线 保持、拉高、开和转换速率选项 四个全局产品项输出使能，两个全局OE引脚和一个宏单元的产品项OE